Инженер-разработчик ПЛИС (ППВМ, FPGA, VHDL / Verilog)
90 000 – 230 000 ₽ за месяц, до вычета налогов
Опыт 1-3 года
Выплаты: Раз в месяц
...телекоммуникационного оборудования по одному или нескольким направлениям: Сетевые протоколы, высокоскоростные интерфейсы, помехоустойчивое кодирование, реализация алгоритмов ЦОС и пр.
Высшее техническое образование (так же рассматриваем студентов 4 курса и выше). Знание любого языка RTL, готовность изучить VHDL.